ユーザの皆様による設計事例など

ここでは，PARTHENONを用いた設計事例などの情報で，WWWで公開されているものを紹介いたします．

大阪大学大学院基礎工学研究科東野研究室(旧西川研究室) のPARTHENON紹介ページ: 第5回 ASIC, LIBRARY & TOOL デザインコンテストの最優秀作品「PCIバスコントローラ」の情報等が公開されています．; (http://www-higashi.ics.es.osaka-u.ac.jp/hard/parthenon.html)

日本ケミコンセキュリティ用 PKC/FEAL LSI: 日本ケミコン株式会社のホームページで紹介されています．; (http://www.chemi-con.co.jp/chemi-con/news/1997NEWS/News.html#4)

以下では，大学等のユーザの皆様から御提供いただいた設計例を公開いたします． これらの情報は，95年度までパルテノン研究会の幹事をされていた天野英晴先生(慶応義塾大学)の御尽力により収集されたものです． 教育，研究の発展のために御協力いただきました皆様に，改めて感謝いたします．

情報知能工学実験Ⅱ CADとシミュレーション: 神戸大学の中條拓伯先生から提供していただきました．; 論理回路設計に関する学生実験のテキストです．; ドキュメント(ps); 上記を含むオリジナルファイル一式(tgz)

高位論理合成システムPARTHENONによるRISCプロセッサの設計: 群馬大学の小林良広さんの卒業研究用の予稿です．; 32bit RISCプロセッサの設計とその評価を行います．; ドキュメント(dvi); newcpu.sfl alu32.sfl sft32.sfl adder32.sfl multi32.sfl cpa64.sfl csa64.sfl zero32.sfl cmp5.sfl reg_file.sfl memory.sfl; 上記を含むオリジナルファイル一式(tgz)

スタックマシンMUSEの設計: 明治大学の鈴木直哉さんらによるスタックマシンMUSEの設計例です．; 学生実習として，Cコンパイラ作成と合わせ実行ハードウェアも設計しFPGA上で動かすことをねらいとしています．; readme(ファイル内容の説明です); muse16.sfl inc16.sfl dec16.sfl alu16.sfl cadd16.sfl cadd8.sfl cadd4.sfl board.sfl; 上記を含むオリジナルファイル一式(tgz)

16bit super scaler processor Kamuri-chip の設計: 奈良先端科学技術大学院大学 LD-kamuri グループ(木村晋二先生ら 6名)による16bitスーパースカラCPUの設計例です．; 第1回ASICデザインコンテストの最優秀賞受賞作品です．; readme(ファイル内容の説明です); ドキュメント(ps); kamuri.sfl system.sfl; 上記を含むオリジナルファイル一式(tgz)

SFL/PARTHENONによる教育用マイクロプロセッサの設計と試作: 早稲田大学の西田浩一さんらによる．16bitマイクロプロセッサの設計，試作の実例です．; NTTエレクトロニクステクノロジー(NEL)社により実チップを試作し，動作確認しています．; ドキュメント(ps); star.sfl; 上記を含むオリジナルファイル一式(tgz)

学生実験用のプロセッサPICO: 慶応義塾大学の天野英晴先生らによる，学生実験用のプロセッサPICOの設計例です．; 学生実験のための SFL/PARTHENONに関するテキストも含まれています．; readme(ファイル内容の説明です); ドキュメント(ps); pico16.sfl alu16.sfl add16c.sfl brlsht16.sfl dec4to16.sfl; 上記を含むオリジナルファイル一式(tgz); POCO/PICOに関する情報 (http://www.am.ics.keio.ac.jp/pico/)

他にも，この場を借りてPARTHENONによる設計例を公開したいというご希望がありましたら，こちらまでご連絡願います．

ここで公開している，それぞれの内容は，各々の作者の著作物です．その内容に関してNTTは一切の責任を負いません．

その他の情報ページへ戻る

ホームページに戻る