越智 裕之 　 助教授

電話: 075-753-4803
FAX: 075-753-4802
Email: ochi @ i . kyoto-u . ac . jp

オフィス： 工学部３号館（電気棟） 南館３階 Ｓ３０７号室

平成17年6月現在

研究活動

• 研究テーマ
  • 再構成アーキテクチャ
  • 低消費電力設計
  • 算術演算回路
  • 論理関数処理, BDD
  • VLSI設計とCAD

• 最近の主要論文・著書
  • VDEC監修, 浅田邦博編, 越智裕之, 池田誠, 小林和淑著,
    ディジタル集積回路の設計と試作,
    培風館(東京), 2000年6月.
  • 越智裕之,
    FPAccA: フィールドプログラマブルアキュムレータアレイ ―FPAccA model 1.0チップの設計と評価,
    情報処理学会論文誌, vol.40, no.4, pp.1717-1725, Apr. 1999.
  • Tetsushi KATAYAMA, Hiroyuki OCHI, and Takao TSUDA,
    An Algorithm for Generating Generic BDDs,
    IEICE Trans. Fundamentals, vol.E83-A, no.12, pp.2505-2512, Dec. 2000.
  • 北浦直樹, 越智裕之, 津田孝夫,
    DRCルールファイルからの設計規則抽出とその可視化,
    情報処理学会論文誌, vol.44, no.5, pp.1255-1265, May 2003.
  • Hiroyuki OCHI, Tatsuya SUZUKI, Sayaka MATSUNAGA, Yoichi KAWANO, and Takao TSUDA,
    Development of an IP Library of IEEE-754-Standard Single-Precision Floating-Point Dividers,
    IEICE Trans. Fundamentals, vol.E86-A, no.12, pp.3020-3027, Dec. 2003.
  • Tomonori IZUMI, Shin'ichi KOUYAMA, Hiroyuki OCHI, and Yukihiro NAKAMURA,
    An Integrated Approach of Variable Ordering and Logic Mapping into LUT-Array-Based PLD,
    IEICE Trans. Fundamentals, vol.E88-A, no.4, pp.907-914, April 2005.
  • 北浦直樹, 越智裕之, 津田孝夫,
    微細テクノロジ向けDRCルールファイルからの設計規則抽出とその可視化,
    情報処理学会論文誌, vol.46, no.6, pp.1404-1415, June 2005.

• 研究助成（平成10年度以降）
  • 科学研究費奨励研究(A), RISCプロセッサのデータパスレイアウト優先設計, 代表者, 平成9〜10年
  • 科学研究費基盤研究(B), 再構成オーバヘッド低減のために粗粒度化した動的・自律的再構成デバイスの開発, 分担者, 平成17〜19年

• 学位
  京都大学博士（工学）

• 所属学会
  情報処理学会, 電子情報通信学会, IEEE, パルテノン研究会

• 担当授業科目（大学院）
  応用集積システム

• 担当授業科目（学部）
  電気電子工学実習Ｂ（工学部電気電子工学科）

• 集中講義等
  東京大学（VDECリフレッシュ教育VLSI設計教育コース）, ほか

• 学会活動
  • ASP-DAC2001 実行委員会委員（Promotion Chair）
  • SASIMI 2000, 2001, 2003, 2004, 2006実行委員会委員（Publicity Chair, Secretary）
  • 電子情報通信学会「VLSI設計とCADアルゴリズム小特集」英文論文誌小特集編集委員会委員（2000年12月号, 2001年12月号, 2002年12月号）, 同幹事（2005年12月号）

• 学内委員
  • 工学部情報処理教育演習室管理運営委員会委員（学部）
  • 英語プレゼンテーション研修幹事（21世紀COE）

• 社会活動
  • (株)シンセシス 研究員（平成17年〜）

• 中村研究室のホームページ