論理LSIの集積度は大規模化の一途をたどり, 開発には膨大な時間と工数がかかるようになってきました. このため論理LSIの設計手法は従来の論理図(スキマティック)から ハードウェア記述言語へと移行してきています.
本講習会では, 我国(NTT)で開発されたハードウェア記述言語SFLと その処理系であるPARTHENON(パルテノン)を用いて, 8ビットCPUとPCIバスインターフェース回路の設計を中心に 演習を行い理解を深めていただきます.
PARTHENONは動作記述言語・会話型シミュレータ・論理合成プログラムの要素技術を 三位一体としたULSI開発システムであり, 従来に比べ設計工数は1/5～1/50に大幅に低減し, 開発期間を1/2から1/10に短縮する事を可能とした画期的なシステムです. その開発・研究成果に対して1992年に大河内賞を受賞し, さらに1994年には科学技術庁長官賞を受賞しました. 現在, NTTをはじめとして多くの企業・大学等でPARTHENONが使用され実績を挙げています.
当研究会主催のPARTHENON講習会は, 第5回を迎えます. 是非この機会にPARTHENONを習得して戴きたくご案内致します.
第5回 PARTHENON講習会
☆講習内容
◇ PARTHENONの概要
◇ 演習:8ビットCPU(Kue-Chip2)の設計
◇ 演習:PCIバスインターフェースの設計
☆ 講演
◇ 三つのHDL(SFL,VHDL,Verilog)は何が違うのか
NTT情報通信研究所 主幹研究員 小栗 清
☆ 講習期日:平成9年7月16日(水)10:00～18日(金)17:00
☆ 会場 :中央大学理工学部
主催 : 財団法人青梅佐藤財団 パルテノン研究会
協力 : 中央大学
NTT情報通信研究所
NTT コミュニケーション科学研究所
☆ カリキュラム ☆
+----------+------------+------+-------------------------------------+
| 月 日 | 時 間 | 種別 | 内 容 |
+==========+============+======+=====================================+
| 第一日 |10:00～10:10| 開会 | 実行委員長挨拶 |
| 7月16日 |------------+------+-------------------------------------+
| (水) | | | PARTHENONの概要 |
| |10:10～12:00| 講習 | ★ SFLの基本的な文法と例 |
| | | 演習 | ★ SECONDSによる動作確認 |
| | | | ★ 論理合成の進め方 |
| +------------+------+-------------------------------------+
| |12:00～13:00| | 昼食 |
| +------------+------+-------------------------------------+
| | | | 8ビットCPU(Kue-Chip2)の設計-(1) |
| |13:00～16:30| 演習 | ★ Kue-Chip2 の構造と動作 |
| | | | ★ モジュール kueshift の設計 |
| +------------+------+-------------------------------------+
| |16:30～17:00| | 質疑応答 |
+==========+============+======+=====================================+
| 第二日 | | | 8ビットCPU(Kue-Chip2)の設計-(2) |
| 7月17日 |10:00～12:00| 演習 | ★ モジュール kuealu の設計 |
| (木) | | | ★ Kue-Chip2 の SFL 記述 |
| +------------+------+-------------------------------------+
| |12:00～13:00| | 昼食 |
| +------------+------+-------------------------------------+
| |13:00～15:45| 演習 | 8ビットCPU(Kue-Chip2)の設計-(3) |
| | | | ★ 論理合成とASTEM FPGAボードへの |
| | | | 書き込み |
| +------------+------+-------------------------------------+
| | | | 三つのHDL (SFL, VHDL, Verilog) は |
| |15:45～16:45| 講演 | 何が違うのか |
| | | | (NTT情報通信研究所/主幹研究員 |
| | | | 小栗 清) |
| +------------+------+-------------------------------------+
| |17:00～19:00| | 懇親会 |
+==========+============+======+=====================================+
| 第三日 | | | PCIバスインターフェースの設計-(1) |
| 7月18日 |10:00～12:00| 演習 | ★ インターフェース回路について |
| (金) | | | ★ PCIプロトコルについて |
| +------------+------+-------------------------------------+
| |12:00～13:00| | 昼食 |
| +------------+------+-------------------------------------+
| | | | PCIバスインターフェースの設計-(2) |
| |13:00～16:15| 演習 | ★ インターフェース回路の SFL 記述|
| | | | ★ インターフェース回路の動作確認 |
| +------------+------+-------------------------------------+
| |16:15～17:00| | 質疑応答 |
| +------------+------+-------------------------------------+
| | 17:00 | 閉会 | 閉会の挨拶 |
+----------+------------+------+-------------------------------------+
* 本カリキュラムは都合により多少変更する事がありますのでご了承ください
☆ 受講申込要領 ☆
◆ 受講料
▽ パルテノン研究会会員 : 6,000円
▽ 学生 : 6,000円
▽ 一般・非会員 : 12,000円
◆ 定員 : 50名
◆ 申込締切 : 平成 9年6月30日(月)
但し, 定員になり次第締切らせていただきます
◆ 申込方法 : まず, 郵送, 電話, FAX, 電子メールのいずれかによって,下
記の連絡先まで受講希望の旨を御連絡下さい. 折り返し, 詳
しい受講申込書を送付いたします.
連絡先
〒141 東京都品川区大崎5-6-4(日本ケミコン㈱内)
パルテノン研究会事務局
電話 : 03-3494-1952
FAX : 03-5436-7491
E-mail: parteken@shownews.cipl.cae.ntt.co.jp
<< << << 受講対象者 >> >> >>
☆ 高等教育機関(大学, 工業高等専門学校)の職員, 学生および大学院生
☆ 民間および公立研究機関の研究者
☆ 民間企業の技術者
但し, 受講者は下記の知識を有する事とさせていただきます
(1) 論理回路設計に関する基礎知識
(2) エンジニアリング・ワークステーションおよびUNIXの基本的な操作方法
(3) テキストエディタ(vi又はemacs)の操作方法
会場のご案内
■ 会 場: 中央大学 理工学部 情報工学科 電算機室
6号館 7階(6707号室)
■ 所在地: 東京都文京区春日1-13-27
■ 交 通: JR中央線 水道橋駅/徒歩12分
地下鉄丸の内線 後楽園駅/徒歩5分
都営地下鉄三田線 春日駅 /徒歩7分